奋斗的小孩系列 FPGA学习altera系列: 第十四篇 边沿检测设计
作者：奋斗的小孩 郝旭帅（转载请注明出处）
大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。
今天给大侠带来“FPGA学习系列altera"系列，持续更新。
此学习心得是本人之前所写，所用设计软件为Quartus II 13.1，现Quartus 新版本已更新到20+，以下仅供初学者学习参考。后续会更新其他系列，敬请关注。话不多说，上货。
第十四篇 边沿检测设计
对于每一个的小实验，我们都可以把它看作是一个小项目，逐步的去分析，设计，调试，最后完成功能。下面我们就开始我们的“小项目”。
项目名称：边沿检测
具体要求：检测输入信号，或者FPGA内部逻辑信号的跳变，即上升沿或者下降沿的检测，当检测到边沿后，发出高脉冲。
通过分析上述的“项目名称”和“具体要求”，我们可以设计出如下的电路：
由于寄存器可以使信号延时一个时钟周期，我们可以利用这点，来完成信号的边沿检测。假设signal一直为高电平，则buffer1和buffer2的输出都是高电平，当signal变成低电平时，buffer1的输出先变成低电平，我
转载：https://blog.csdn.net/qq_40310273/article/details/113805967
查看评论