奋斗的小孩系列 FPGA学习altera系列: 第十二篇 序列检测机设计
作者：奋斗的小孩 郝旭帅（转载请注明出处）
大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。
今天给大侠带来“FPGA学习系列altera"系列，持续更新。
此学习心得是本人之前所写，所用设计软件为Quartus II 13.1，现Quartus 新版本已更新到20+，以下仅供初学者学习参考。后续会更新其他系列，敬请关注。话不多说，上货。
第十二篇 序列检测机设计
对于每一个的小实验，我们都可以把它看作是一个小项目，逐步的去分析，设计，调试，最后完成功能。下面我们就开始我们的“小项目”。
项目名称：序列检测机。
具体要求：
-
1.检测序列为：1101。
-
2.检测出序列后发出同步高脉冲。
-
3.若输入序列中出现·····1101101·····则输出两个同步高脉冲。
同步高脉冲：一个时钟周期的高电平。
通过分析上述的“项目名称”和“具体要求”，我们可以设计出如下的架构：
flow：序列输入
flag：同步高脉冲信号
要求f
转载：https://blog.csdn.net/qq_40310273/article/details/113805885
查看评论