首发来自微信公众号：数字芯片设计

11.在同步电路设计中，电路的时序模型如下：T1为触发器的时钟端到数据输出端的延时，T2和T4为连线延时，T3为组合逻辑延时，T5为时钟网络延迟。假设时钟clk的周期为Tcycle、Tsetup分别为触发器的setuptime和hold time。那么，为了保证数据正确采样（该路径为非multi-cycle路径），下面等式是否正确？（）

【A】正确
【B】错误

解析：根据题意可得到如下典型的静态时序分析的模型，根据静态时序分析的知识（数字设计中设计和时序都很重要，如果没有了解的建议阅读书籍<静态时序分析与建模>）的知识，我们可以得到所列出计算时间的公式为正确.

正确答案：A 

12.相较于模拟通信系统，以下不属于数字通信系统优势的是（）
【A】易于加密，保密性好
【B】设备易于集成，易微型化
【C】传输差错可控
【D】传输带宽小

解析：数字信号易于加密处理，所以数字通信保密性强，选项A正确；数字通信系统具有功耗低，重量低且体积小的优点，B选项正确；数字信号通过差错控制编码，可提高通信的可靠性，C选项正确;数字通信领域的带宽（数据率）与模拟通信领域的带宽（频率宽度）是两个不同的概念，没办法比较，所以D错误

正确选项：D

 

13.假设输入信号X位宽为10bit，InputA位宽为5bit，InputB位宽为14bit，实现Y=X*InputA+InputB功能，并要求不损失精度，那么输出信号Y位宽应不小于（）
【A】16bit
【B】29bit
【C】15bit
【D】24bit

解析：这里保证精度的含义是指数据没有溢出，需要使用足够的位数来保存Y的值，X位宽为10bit，InputA位宽为5bit，假设InputA的值为最大所有位都为1.X和InputA相乘，需要将X的值左移5位。得到乘积的结果为15位，加上14bit的InputB，假设全为1，需要进位16bit来保存结果，所以正确答案选A.

正确答案：A

14.下图是长除法CRC4电路，请选择对应的多项式（）
【A】G(x)=x3+x+1
【B】G(x)=x3+x2+1
【C】G(x)=x4+x+1
【D】G(x)=x4+x3+1

解析：

正确答案：C

 

15.亚稳态状态是必须避免的，亚稳态现象可以导致如下后果（）
【A】降低系统可靠性
【B】其它都是
【C】功耗损失
【D】引起芯片失败

解析：由于输出在稳定下来之前可能是毛刺、振荡、固定的某一电压值，因此亚稳态除了导致逻辑误判之外，输出0～1之间的中间电压值还会使下一级产生亚稳态（即导致亚稳态的传播），所以A选项正确；对于CMOS来说，输出0～1的中间电压值时可能处于NMOS和PMOS都导通的状态（即短路状态），这个时候流过MOS管的电流是很大的（远远大于输出0或者输出1状态时的电流值），所以亚稳态的传播可能会造成功耗损失，C选项正确；亚稳态会导致逻辑功能错误，严重的亚稳态传播会导致芯片无法正常工作，最终导致芯片失败，所以D选项正确，所以选择B。

正确答案：B

16.如下图，对时钟到输出时间分析正确的是（）
【A】tCO=Data_Delay-Clock_Delay+Micro_Tco
【B】tCO=Clock_Delay-Data_Delay+Micro_Tco
【C】tCO=Data_Delay+Clock_Delay+Micro_Tco
【D】tCO=Data_Delay+Clock_Delay-Micro_Tco

解析：利用静态时序分析的知识，时钟到输出的时间分析时间为C选项,所以我们得到C选项正确。

正确答案：C

 

17.以下说法错误的是（）
【A】异步时序电路的状态变化不是同时发生的，它没有统一的信号脉冲，输入信号的变化就能引起状态的变化
【B】Moore型电路的输出仅与电路的现态有关
【C】同步时序电路的状态只在统一的信号脉冲控制下才同时变化一次，如果信号脉冲没有到来，即使输入信号发生变化，电路的状态仍不改变
【D】Mealy型电路的输出仅是输入变量的函数

解析：异步时序电路是电路中触发器的时钟输入端没有接在统一的时钟脉冲上，或电路中没有时钟脉冲（如SR锁存器构成的时序电路），电路中各存储单元的状态更新不是同时发生，所以A选项正确；Moore型电路输出仅与电路的现态有关，Mealy型输出不仅和当前状态有关而且和输入有关，所以B选项正确，同时D选项错误；同步时序电路中存储电路状态的转换是在同一时钟源的同一脉冲边沿作用下同步进行的，所以C选项正确。

正确答案：D

 

18.编写Verilog HDL程序时，变量的定义不可以与关键词冲突（）
【A】正确
【B】错误

解析：注意在编写Verilog HDL程序时,变量的定义不能与关键词相同。

正确答案：A

 

19.为了保证验证过程的效率，需要想到什么马上就验证什么（）
【A】正确
【B】错误

解析：验证过程是需要制订完整和系统的测试方案来进行全面的验证。

正确答案：B

 

20.以下描述错误的是（）
【A】触发器按结构形式分为：基本RS触发器、时钟RS触发器、主从结构触发器、边沿触发器等
【B】触发器按功能分有：RS触发器、JK触发器、D触发器、T触发器等
【C】触发器是能够记忆一位二值信号的基本逻辑单元，是构成各种数字系统的基本逻辑单元
【D】触发器都有保持和反转功能

解析：按逻辑功能不同分为：RS触发器、D触发器、JK触发器、T触发器。按触发方式不同分为：电平触发器、边沿触发器和脉冲触发器。按电路结构不同分为：基本RS触发器和钟控触发器。按存储数据原理不同分为：静态触发器和动态触发器；按构成触发器的基本器件不同分为：双极型触发器和MOS型触发器，所以选项A和选项B正确；触发器能够存储1位二值信号的基本单元电路，所以选项C正确；例如，D触发器是一种最简单的触发器，在触发边沿到来时，将输入端的值存入其中，并且这个值与当前存储的值无关，D触发器并没有翻转的功能，D选项错误。

图片引用自电工学习网

正确答案：D

查看评论