转眼又到了做电赛的时候了，今年由于疫情，电赛推迟了一些，不过总算还是开始了，前两天发布了物料单，各路大佬都已经给出了芯片的介绍了，这里开个博客介绍一下芯片。也算给自己加强一点认识。
首先介绍ADS1292R（医用级ADC芯片）
我猜这个题应该是利用ADS1292设计一个心电图检测仪。
废话不多说来讲一下芯片的结构：
我们从左上角开始沿逆时针方向讲讲他的引脚功能。
IN1P/IN1N IN2P/IN2N 这是两对模拟输入，这里用的是差分输入以减小共模干扰，在它们输入到MUX之前，还经过了EMI滤波器。
RESP_MODP/IN3P RESP_MODN/IN3N 这一对引脚有两个功能：第一是作为呼吸的激励信号（模拟输出）；第二个作用是辅助的模拟差分输入，可以被MUX复用到任何一路PGA上。
什么是PGA? 问得好，PGA是“可编程增益放大器” ，可以作为前端减小高速ADC的噪声，其原理如下：使用PGA提供的高增益下，信噪比提升，这样就总的降低了噪声。
AVSS模拟地，上面的AVDD是模拟电源。
然后右边有好几个“RLD”开头的引脚，RLD是“右腿驱动电路”，是医疗电子中一个常见的概念。因为医疗电子实际上是采集人体固定位置间的生物电压，在它的量级，人体本身作为天线接收的家庭用电电器等的辐射产生的电压就是一个不可忽略的噪声了，所以这时候我们需要想办法抑制这个共模电压：
其结构如图，具体的原理可以通过计算传递函数来说明，这里我们不做介绍了。
RLDIN/RLDREF是右腿驱动电路对MUX的输入，或者右腿驱动电路的非逆变输入，不用的时候必须接到模拟地AVSS上。
RLDOUT 右腿驱动输出 RLDINV右腿驱动的反向输入端，不用的时候连到模拟地上
接下来是PGA2N/PGA2P ，和上面对应的PGA1N/PGA1P是PGA的输出。
DGND数字地
START使能引脚，PWDN/RESET是低有效的复位功能。
GPIO1和GPIO2是配置寄存器的引脚，稍后会说。
然后这里有一个CLK和CLKSEL，对于ads1292来说，有外部和内部时钟两种选择，它的内部包含一个产生512KHZ内部时钟的振荡器，CLKSEL引脚和寄存器中时钟管理的部分共同控制了外部或者内部时钟的选择，以及时钟是否从CLK引脚输出：
上面四个引脚CS SCLK DIN DOUT 是标准的SPI通信协议，这里不做介绍。
DRDY低有效的数据传输准备完成标志信号。
DVDD数字电源
VREFP和VREFN分别是同相和反相反馈电压。VCAP1和2是旁路电容，作用是吸收器件的交流成分（纹波常常被认为是交流成分）
芯片有一个MUX多路复用器，其结构如下：
上下两个对输入的在MUX里面的配置是一样的，不过它们分别由CH1SEL和CH2SEL寄存器来配置。
具体的配置大家参考数据手册就可以了。
最后值得注意的是。该ADC采用了Δ-∑结构，大大降低了噪声。（关于它的特点，参见过采样、数字滤波等关键词）
这里贴一个原理图，转自csdn博客@Devin TT
地址如下：https://blog.csdn.net/DevinTT/article/details/72636642
其实对于我们来说，熟悉了ADS1292的寄存器如何配置，熟悉了SPI协议就已经可以了。但是对于它的原理，多把握一些还是好的，这里希望大家能在电赛取得一个好的成绩。
谢谢观看。
转载：https://blog.csdn.net/weixin_43824941/article/details/108412982